

# 南京理工大学

## 2021 年硕士学位研究生入学考试试题

科目代码：874 科目名称：微机原理与接口技术 满分：150 分

注意：①认真阅读答题纸上的注意事项；②所有答案必须写在答题纸上，写在本试题纸或草稿纸上均无效；③本试题纸须随答题纸一起装入试题袋中交回！

### 一、填空题（每空 1 分，共 35 分）

1. 8086 系统中 BHE 信号为低电平时，表示 (1) 数据有效。(2) 信号为总线保持相应信号，高电平有效。
2. 8086 信号线中通过 (3) 实现地址、数据及状态线的复用，复用的信号线有 (4)。
3. INTEL 2716 在编程写入数据时，(5) 端需要接 +25V 电源，在 CE 输入端加一个 (6) 正脉冲。
4. 可将寄存器 AX 中的 D0、D5、D8 和 D11 位求反，其余位不变的指令是 (7)。将 DL 中低四位清零，高四位保持不变的指令是 (8)。
5. D/A 转换器的主要性能指标有分辨率、精度、(9)、(10) 和一致性等参数。
6. 8237A 每个通道有 4 种工作方式 (11)、数据块、(12) 传输和级联模式。
7. 在汇编程序设计中，如果想在运行过程中改变存储单元类型，可以使用 (13) 和 (14) 指令实现。
8. 汇编语言的关系运算符有 (15)、(16) 和 GE 等。
9. 在 8086 最大模式典型配置中，包括 3 个 (17) 地址锁存器，2 个 (18) 数据缓冲器及 1 个 (19)。
10. 8255A 芯片中，INTE 是内部中断允许信号，对方式 1 的输入来讲，对 A 口是通过 (20) 置位来实现，对 B 口通过 (21) 的置位来实现。
11. 对 CACHE 常用的替换策略有：(22) 和 (23)。
12. 采用 INTEL 2716 存储器芯片构成一个 16KB 的存储器系统，需要 (24) 片 2716 芯片，至少需要 CPU (25) 根地址线。
13. 异步串行通讯中，信号调制的常用方法有：(26)、调幅、(27)。
14. 给定一个堆栈区，其地址为 1250H: 0000H --- 1250H: 0100H, (SP)=0052H，则，栈顶和栈底的物理地址分别为 (28)、(29)。
15. 采用多片 8259A 进行级连控制时，用 (30) 信号来确定是主片还是从片，对主片来讲，CAS2~CAS0 送出的是从片的 (31)。
16. MOVSW 指令默认的目的数据应放在 (32) 中。数据传送指令中，不允许对 (33) 进行操作。
17. INTEL 8253 要求通道 0 每隔 8 ms 发一个负脉冲，端口地址为 50H—53H，工作频率为 1MHz，则计数初值为：(34)，写入的端口为：(35)。

### 二、简答题（每题 5 分，共 35 分）

1. 请分析 8253 的读、写、片选信号及 A1、A0 如何进行组合实现对 8253 各个通道和控制寄存器的读写。
2. 简要分析 8255 端口 B 在方式 1 以中断方式输出数据时 OBF、ACK、INTR、INTE 的作用及如何配合工作的？
3. 8259 在响应中断时，要发出两个中断响应信号（INTA），简要分析每个信号各有什么作用？
4. 什么是寻址方式？操作数的来源有哪些，一般对应哪种寻址方式？
5. 试分析外部设备的输入/输出操作和存储器读/写操作的不同之处。
6. CACHE 命中率含义是什么？影响命中率的因素有哪些？
7. 串操作有哪几类？对串操作有哪几类重复前缀可以使用，各可用在什么串操作指令中？

### 三、编程题（共 20 分）

1. 在 FIRST 和 SECOND 开始的 6 个字节用压缩 BCD 表示的十进制数，编程求和，仍用压缩 BCD 数表示，并存放到 THIRD 开始的单元中。（8 分）
2. 在 BUFF 开始的 256 个字节数据缓冲区中，统计最大奇数和偶数，存放到 BUFFA 和 BUFFB 单元中，写出完整程序。（12 分）

四、（共 15 分）请为一 8088 微机系统构建存储器系统，如图 1，其总容量为 16K，其中 ROM 为 4K，RAM 为 12K。若可用芯片为 2K\*8 的 EPROM 芯片 2716 和 4K\*8 的 RAM 芯片 6232，要求仅考虑 16 位地址，且地址连续分配，首地址设为 3000H，ROM 在低地址，RAM 在高地址。请完成以下设计：

- (1) 写出需上述芯片各几片，并给出各芯片的地址分配范围；（5 分）
- (2) 画出硬件连接图，或用语言描述硬件部分各引脚的连接。（可增加其他辅助器件）（10 分）




图 1

五、(共 37 分) 以 8088CPU、存储芯片、及 8255A、8253、8259A 等接口芯片构成一个微机系统, 如图 2 所示, 其功能为: 当接在 8255A A 口 PA1 引脚的开关 K 被按下时, 接在 B 口 PB1 引脚的 LED 灯 A 亮起, 同时 8253 开始计时, 计到 2 秒时发送中断信号给 8259A, 控制接在 8255A PB2 引脚的外设间歇性工作, 其控制方式为: 输出高电平使外设工作 3 秒, 再输出低电平使外设停止 3 秒, 然后再输出高电平使外设工作 3 秒……如此往复。请完成以下设计:

(1) 若 8255A、8253、8259A 的端口地址分别为 A4H-A7H、A8H-AFH, 请写出各芯片的地址译码表, 并完成图中各芯片与 CPU 的引脚连线图。(各端口地址仅使用 A0-A7 引脚, 连线也可以用语言描述)(12 分)

(2) 写出 8255A 和 8253 的初始化程序。(10 分)

(3) 假设中断类型码为 4BH, 则中断源应从 8259A 的哪个引脚引入? 若中断采用电平触发、自动结束、非缓冲工作方式, 并在中断服务子程序中实现 PB2 引脚的输出控制、8253 的重新初始化等功能, 请写出 8259A 的初始化程序、中断向量设置程序和中断服务子程序。(15 分)




图 2

六、(8 分) 一个由 8088CPU 组成的微机系统中, 8251A 作为接口芯片实现串行数据传输, 其端口地址为 E0H-E1H, 工作在半双工异步模式、7 个数据位/字符, 1 个停止位, 偶校验, 波特率系数为 16。若要实现以查询方式将数据存储区 BUFF 中的 200 个字符发给外设, 请写出 8251A 的初始化及发送程序。

### 辅助材料

#### 一、存储器芯片资料

##### 1. 静态 RAM 存储器芯片 Intel16232

规格: 4K×8 地址引脚: A<sub>0</sub>-A<sub>11</sub>; 数据引脚: D<sub>7</sub>-D<sub>0</sub>; 控制信号及对应的操作如下:

$\overline{CS}_1$	$\overline{CS}_2$	$\overline{OE}$	$\overline{WE}$	操作
0	1	0	1	读
0	1	1	0	写

##### 2. EPROM 存储器芯片 Intel2732

规格: 4K×8 地址引脚: A<sub>0</sub>-A<sub>11</sub>; 数据引脚: O<sub>7</sub>-O<sub>0</sub>; 控制信号及对应的操作如下:

$\overline{CE}$	$\overline{OE}$	操作
0	0	读

#### 3. 译码器芯片 74LS138 规格: 3-8 译码器

3-8 译码器真值表						
G <sub>1</sub>	$\overline{G}_{2A}$	$\overline{G}_{2B}$	C	B	A	输出特性
1	0	0	0	0	0	$\overline{Y}_0=0$ , 其余全为 1
1	0	0	0	0	1	$\overline{Y}_1=0$ , 其余全为 1
1	0	0	...	...	...	.....
1	0	0	1	1	1	$\overline{Y}_7=0$ , 其余全为 1

#### 二、8088/8086 微机系统常用接口芯片控制及状态字

##### 1. Intel 8259A

###### (1) ICW1 写入 8259A 偶地址端口

ICW1 的格式如下:

D7	D6	D5	D4	D3	D2	D1	D0
X	X	X	1	LTIM	ADI	SNGL	IC4

D7~D5: 在 8086/8088 系统中不用, 可随意设置;

D4: 恒定为 1, 为 ICW1 的特征位;

D3: LTIM 位, 规定中断请求信号的触发方式, LTIM=1, 为电平触发方式; LTIM=0, 为边沿触发方式;

D2: ADI 位, 在 8086/8088 系统中不用, 可随意设置;

D1: SNGL 位, 若 8259A 单片工作, SNGL=1, 否则 SNGL=0。

D0: IC4 位, IC4=1, 表示对相应 8259A 芯片初始化时, 须设置 ICW4; 若 ICW4 的各位都为 0, 则不需设置 ICW4。

###### (2) ICW2 写入 8259A 奇地址端口

ICW2 用以设置相应 8259A 芯片所管理 8 级中断源的中断类型码, 其中低 3 位为 8 级中断源的编码, 高 5 位由用户自由设置。

D7	D6	D5	D4	D3	D2	D1	D0
X	X	X					

### (3) ICW3 写入 8259A 奇地址端口

ICW3 用于 8259A 的级联方式

对主片来讲, 如果 IR<sub>i</sub> 接有从片, 则其 ICW3 中相应的位置 1; 否则, 其 ICW3 中相应的位置 0。

D7	D6	D5	D4	D3	D2	D1	D0
IR7	IR6	IR5	IR4	IR3	IR2	IR1	IR0

对从片来讲, D7~D3 不用, 可以随意设置, D2~D0 为该从片中断请求输出信号所接主 8259A 芯片中断输入引脚 IR<sub>i</sub> 中, i 的编码。

D7	D6	D5	D4	D3	D2	D1	D0
X	X	X	X	X	ID2	ID1	ID0

### (4) ICW4 写入 8259A 奇地址端口

ICW4 的格式如下:

D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	SFNM	BUF	M/S	AEOI	$\mu$ PM

D7~D5: 恒定为 000, 是 ICW4 的特征位;

D4: SFNM 位, SFNM=1, 中断优先级设置为特殊的全嵌套模式; SFNM=0, 中断优先级设置为普通的全嵌套模式;

D3: BUF 位, 若 8259A 通过外部总线缓冲器与系统数据总线相连, 则置 BUF=1; 若 8259A 与系统数据总线直接相连, 则置 BUF=0;

D2: M/S 位: 在缓冲方式下, 用来表明相应 8259A 是否主片, 若为主片, 置 M/S=1; 否则置 M/S=0; 在非缓冲方式下, 该位没有实际意义, 可以随意设置。

D1: AEOI 位: AEOI=1, 置自动中断结束方式; AEOI=0, 中断结束需用中断结束命令。

D0:  $\mu$  PM 位: 若系统中微处理器选用 8086/8088, 则设置  $\mu$  PM=1; 若系统中微处理器选用 8080/8085, 则设置  $\mu$  PM=0;

### (5) OCW1 写入 8259A 奇地址端口

若使 8259A 的 IR<sub>i</sub> 中断请求呈屏蔽状态, 则置 OCW1 中的第 i 位=1, 否则, 置 OCW1 中的第 i 位=0, OCW1 的格式如下:

D7	D6	D5	D4	D3	D2	D1	D0
M7	M6	M5	M4	M3	M2	M1	M0

## 2. Intel 8253

8253 的方式控制字写入 8253 的控制字寄存器, 格式如下:

D7	D6	D5	D4	D3	D2	D1	D0
SC1	SCO	RW1	RW2	M2	M1	M0	BCD

SC1~SCO: 通道选择位, 00: 选择通道 0; 01: 选择通道 1; 10: 选择通道 2; 11: 非法; RW1~RW0: 读/写方式选择位, 00: 发锁存控制命令; 01: 只读/写低位字节; 10: 只读/写高位字节; 11: 依次读/写低位、高位字节;

M2~M0: 工作方式选择位, 000: 方式 0; 001: 方式 1; ×10: 方式 2; ×11: 方式 3; 100: 方式 4; 101: 方式 5;

BCD: 计数数制选择位, BCD=1, 按十进制 (BCD 码) 计数; 否则, 按二进制计数。

## 3. Intel 8255A

(1). 8255A 的命令控制字写入 8255 的控制字寄存器, 格式如下:

D7	D6	D5	D4	D3	D2	D1	D0
1	A 组工作方式	A 口 I/O	PC7~PC4I/O	B 组工作方式	B 口 I/O	PC3~PC0I/O	

D7: 恒为 1, 8255A 命令控制字的特征位

D6~D5: A 组工作方式选择位, 00: 方式 0; 01: 方式 1; 1×: 方式 2;

D4: A 口 I/O 选择位, 0: 输出; 1: 输入;

D3: PC7~PC4I/O 选择位, 0: 输出; 1: 输入;

D2: B 组工作方式选择位, 0: 方式 0; 1: 方式 1;

D1: B 口 I/O 选择位, 0: 输出; 1: 输入;

D0: PC3~PC0I/O 选择位, 0: 输出; 1: 输入;

(2). 8255A 的端口 C 置位/复位命令控制字写入 8255 的控制字寄存器, 格式如下:

D7	D6	D5	D4	D3	D2	D1	D0
0	×	×	×	C 口相应位的编码	置位/复位选择		

D7: 恒为 0, 8255A 的端口 C 置位/复位命令控制字的特征位;

D6~D4: 未用, 可以随意设置;

D3~D1: C 端口中需要置位/复位的位编码;

D0: 置位/复位选择位, D0=1: 置位; D0=0: 复位。

## 4. Intel 8251

(1). 方式控制字, 写入 8251 的奇地址端口, 格式如下:

D7	D6	D5	D4	D3	D2	D1	D0
S2	S1	EP	PEN	L2	L1	B2	B1

D7~D6: 异步通信方式下, 用来设置停止位的个数, 00: 无效; 01: 1 位; 10: 1.5 位;

11: 2 位; 同步通信方式下, D6 用来设置内、外同步方式, D6=0 设置内同步,

D6=1 设置外同步; D7 位用来确定同步字符的个数, D7=1 设置单同步字符; D7=0

设置双同步字符;

D5: 奇/偶校验选择位, D5=1, 选择偶校验; D5=0, 选择奇校验;

D4: 奇/偶校验允许位, D4=1, 允许设置奇/偶校验位; D4=0, 不允许设置奇/偶校验位;

D3~D2: 用以确定所传送数据字符的位数, 00: 5 位; 01: 6 位; 10: 7 位; 11: 8 位

D1~D0: 用以确定发送与接收数据的速率

00: 用于同步传送;

01: 用于异步传送, 波特率系数为 1;

10: 用于异步传送, 波特率系数为 16;

11: 用于异步传送, 波特率系数为 64;

(2). 控制命令字, 写入 8251 的奇地址端口, 格式如下:

D7	D6	D5	D4	D3	D2	D1	D0
EH	IR	RTS	ER	SBRK	RxE	DTR	TxEN

D7: EH 位, EH=1 用以启动搜索同步字符;

D6: IR 位, IR=1 迫使 8251 内部复位;

D5: RTS 位, RTS=1 使 8251 从相应引脚输出有效信号;

D4: ER 位, ER=1 使所有错误标志复位;

D3: SBRK 位, SBRK=1 迫使 8251 发中止符;

D2: RxE 位, RxE=1 允许接收;

D1: DTR 位, DTR=1 数据终端准备好;

D0: TxEN 位, 允许发送。

(3). 工作状态字, 从 8251 的奇地址端口读入, 格式如下:

D7	D6	D5	D4	D3	D2	D1	D0
DSR	SYNDET	FE	OE	PE	TxE	RxDY	TxDY

D7: DSR 位, 若 8251 的 DSR 引脚输入有效信号, 则该位被置 1;

D6: SYNDET 位, 若 8251 的 SYNDET 引脚为高电平, 则该位被置 1;

D5: FE 位, 若在数据接收过程中, 出现了帧错误, 则该位被置 1;

D4: OE 位, 若在数据接收过程中, 出现了溢出错误, 则该位被置 1;

D3: PE 位, 若在数据接收过程中, 出现了奇偶校验错误, 则该位被置 1;

D2: TxE 位, 若 8251 的 TxE 引脚为高电平, 则该位被置 1;

D1: RxDY, 若 8251 的 RxDY 引脚为高电平, 则该位置 1;

D0: TxDY, 若 8251 的数据发送缓冲器空, 则该位被置 1。

